Cadence Allegro 2020 v17.40.003 汉化破解版

Cadence17.4是深受广大设计师青睐的电子设计自动化套装软件，该软件内置全新的数据存储技术，能够以顶尖流程工艺助客户实现最高生产力和最高效率，使工程师轻松实现绘制电路原理图，仿真和分析电路的各种程序，很好满足他们的所有使用需求。

Cadence能够提供一款PCB整合解决方案，也能够提供良好且交互的工作接口和强大完善的功能，此外更是内置多功能的PCB原理图输入工具，可以大幅提升电路设计的效率，有需求的朋友可以下载使用。

Cadence17.4特色

1、图形化、平面化和层次化设计能力提高了原理图设计效率；

2、与强大的元件信息系统(CIS)高度集成，促进优选器件和已有器件库的重用，可以加快原理图设计进程，降低项目成本；

3、便于查找元件，并与MRP、ERP、PDM数据库实现高度集成；

4、为用户提供超过200万的免费元件库，便于灵活选择设计元件；

5、集中管理物料编号和器件信息；

6、可进行数据流程、封装以及互联的在线设计规则检查；

7、用户可以对元件、连线、网络、引脚和标题框进行灵活的编辑和定义；

8、可以导入和导出所有常用的设计文件格式；

9、宏记录器可用于复杂的原理图编辑和定制过程的录制。

10、对模拟电路不仅可进行直流、交流、瞬态等基本电路特性分析，而且可进行参数扫描分析和统计分析。

Cadence17.4模块介绍

一、 Allegro PCB Designer

Allegro PCB Designer是一个灵活可扩展的平台，经过了全球广泛用户验证的PCB设计环境，旨在解决技术和方法学难题，使设计周期更短且可预测。该PCB设计解决方案以基础设计工具包加可选功能模块的组合形式提供，它包含产生PCB设计所需的全部工具，以及一个完全一体化的设计流程。基础设计工具包Allegro PCB Designer包含一个通用和统一的约束管理解决方案、PCB Editor、自动/交互式的布线器、以及与制造和机械CAD的接口。PCB Editor提供了一个完整的布局布线环境，适应从简单到复杂的各种PCB设计。其优点如下：

1、支持两种原理图设计环境：业界公认最好用的Capture原理图 及超强编辑能力的Design Authoring 原理图。

2、兼容简单及复杂的各类PCB布局布线编辑环境

3、原理图及PCB统一的约束管理方案，实时、提醒式显示长度和时序余量

4、实时的基于形状的推挤布线、任意角度的紧贴布线使得布线空间得以完美利用

5、动态覆铜可智能避让不同net的via、走线及覆铜

6、布局复制技术使用户能够在设计中快速完成多个相似的电路的布局布线

7、3D View 及干涉检查，支持平移、缩放和旋转显示，支持复杂孔结构或电路板绝缘层部分的显示

8、翻转电路板功能使得装配/测试工程师有一个真正的底侧视图

9、制造和机械CAD的接口，丰富的Skill 二次开发接口函

二、Allegro Design Authoring

Allegro design authoring则提供企业级原理图设计方案，让硬件工程师可以快速高效的创建复杂设计。其特色如下：

1、完全层次化的设计方法

2、多视点（多个窗口显示相同或者不同的电路）

3、组件浏览和实体元件选择（具有过滤功能的物理元件列表）

4、项目管理器（统一流程管理，工具的运行设置）

5、层次管理器（结构管理）

6、直接从原理图生成层次化的VHDL和VERILOG网表格式

7、Cadence SKILL 程序语言扩展支持

8、所有的Allegro PCB Editor产品可以交互设计与交互高亮显示

9、优化算法保证最少的元件使用

10、通过附加工具交互式的来保证原理图与版图的同步

11、生成标准报告,包括自定制的料单

12、TTL, CMOS, ECL, Memory, PLD, GaAs, Interface 和 VLSI 库

13、ANSI/IEEE以及常用符号

三、Cadence OrCAD Capture CIS

Capture CIS是一款多功能的PCB原理图输入工具。Capture作为行业标准的PCB原理图输入方式，是当今世界最流行的原理图输入工具之一，具有简单直观的用户设计界面。Capture CIS具有功能强大的元件信息系统，可以在线和集中管理元件数据库，从而大幅提升电路设计的效率。

Capture CIS提供了完整的、可调整的原理图设计方法，能够有效应用于PCB的设计创建、管理和重用。将原理图设计技术和PCB布局布线技术相结合，能够帮助设计师从一开始就抓住设计意图。不管是用于设计模拟电路、复杂的PCB、FPGA和CPLD、PCB改版的原理图修改，还是用于设计层次模块，Capture都能为设计师提供快速的设计输入工具。此外，Capture原理图输入技术让设计师可以随时输入、修改和检验PCB设计。Capture CIS与PCB Editor的无缝数据连接，可以很容易实现物理PCB的设计；与Cadence PSpice A/D高度集成，可以实现电路的数模混合信号仿真。Capture CIS在原理图输入基础上，加入了强大的元件信息系统，可用于创建、跟踪和认证元件，便于优选库和已有元件库的重用。这种简单的原理图输入技术让设计师能够更好的发挥他们的创造力，专注于电路设计，而不是忙碌于工具层面的操作。其优点如下：

1、在一个会话窗中可以查看和编辑多个项目

2、通过互联网访问最新元器件

3、对“What-if”场景使用状态标签

4、在设计中引入了高效率的电子表格式的属性编辑或者是在原理图编辑器中编辑属性和打印定义好的属性

5、通过电路图内部或电路图之间的复制、粘贴，可以再利用原有的原理图设计数据

6、从一整套功能元器件库中选择元器件

7、用内嵌的元件编辑器更改或移动元件引脚名称和引脚编号

8、支持设计文件被其他用户打开时，该设计文件将自动锁定

9、放置，移动，拖动，旋转或镜像被选中的单个元件或组合元件时，电气连接是可视的

10、通过检查设计和电气规则，确保设计的完整性及正确性

11、可以自定义标题栏和图纸边框以满足您公司的规格要求

12、可以直接嵌入图形对象，书签，标识，以及位图图片等

13、通过选择公制或英制单位来确定网格间距以满足所有绘图标准

14、支持VHDL或Verilog ?文本编辑器设计数字电路

15、支持非线性自动缩放平移画面；具有高效率的查找/搜索功能

16、人性化的操作视窗及对话框

四、PCB Designer

PCB Designer是目前行业内非常流行的EDA工具，PCB Designer提供了一个“原理图设计—PCB设计—加工数据输出” 全流程的设计平台，其可靠性和可升级性被业内人士广泛认同。它的高性能可以使企业缩短项目设计周期，降低项目成本，加快产品上市时间，可以有效控制产品设计风险，从而提高企业在行业中的竞争力。

这款功能强大高度集成的PCB设计平台工具，主要包含设计输入、元件库工具、PCB编辑器/布线器和可选的数模信号完整性仿真工具。这些简单直观的PCB设计工具体现着专业价值，并且将来便于升级到Cadence Allegro系列，来进行更复杂PCB的设计。PCB设计解决方案提供了电路板从设计到生产所有流程对应的设计解决方案，这是一个完整的PCB设计环境。该设计解决方案集成了从设计构想到最终产品所需要的一切功能模块，包含规则管理器（Constraint Manager）、原理图输入工具（Capture）、元件管理工具（CIS）、PCB编辑器(PCB Editor)和自动/交互式布线器(SPECCTRA)，以及用于制造和机械加工的各种CAD接口。随着设计难度和复杂性的增加，可以通过统一的数据库架构、应用模型和元件封装库为软件和Allegro产品系列提供完全可升级的PCB解决方案，便于加速设计和扩大设计规模。

PCB Editor对于设计简单电路板来说，是一款非常简单实用的PCB板层编辑工具。基于可靠的Allegro PCB设计技术，PCB Editor提供了许多优秀功能，可以使从PCB布局、布线到加工数据输出的整个设计流程的效率得到极大的提高。它可以提高企业生产效率、缩短设计周期，并提高工程师的设计能力。其优点如下：

1、提供可靠的、可升级、可降低成本的PCB布局布线解决方案，并且随着设计要求可以随时进行更新；

2、可实现从前端到后端的紧密整合，提高设计效率，确保设计数据完整性；

3、包含一整套全面的功能组合，紧密结合的PCB设计环境提供了产品设计的一整套解决方案；

4、包含一个从前端到后端的约束管理系统，用于约束创建、管理和确认；

5、提供从基础/高级布局布线，到战略性规划和全局布线的完整的互联环境；

6、动态覆铜技术可以实时填充和挖空，用以消除手工覆铜时挖空出错并修复，提高覆铜的效率。

常见问题

1、Q：我的ALLEGRO 是14.0版本的，FILE——EXPORT——后面就没有看到SUB DRAWING的命令了。如果用EDIT——COPY的话又不能把A板的线贴到B板上，我该怎么办？

A：是不是你启动Allegro 时Cadence Product Choices 没选好,要选PCB Dedign Expert 或Allegro Expert~~~

2、Q：在ALLEGRO中，找个器件好难啊，他只是点亮器件而光标不移动到器件那里。请问各为大侠，有没办法可以象POWERPCB 那样，查找零件时光标跟着移动？

A:确认将元件点亮后，将鼠标移动至右下角的小显示框中，单击左键，光标即可自动转到所点亮的元件处.

3、Q：将logic_edit_enabled打开后，只能删除单个的net, logic_edit_enabled打开".是從何處打開

A：在14.2中的操作：

Setup -> User Preferences Editor -> Misc -> logic_edit_enabled然后可以在LOGIC/NET LOGIC 下删除NET。

4、Q：想移动元件的某一个PIN ， 请问该如何做。用move 命令， 总提示Symbol or drawing must have UNFIXED_PINS property。

A：edit -> properties 选中要move Pin的元件的 symbols，增加 UNFIXED_PINS 属性即可。

5、Q：how can i get rid of the "dynamic length" dialogue box

A：Setup -> User Preferences Editor ->Etch>allegro_etch_length_on

6、Q：请问如何將以删除的PIN NUMBER及SILKSCREEN还原

A：删除此零件,再重新导入~~~或可以直接UPDATE 零件也可以

7、Q：从orcad导入后，place->quickplace，但是出来的元件上面很多丝横，就和铺铜一样，怎么回事？

A：把PACKAGE GEOMETRY 的 PLACE_BOUND_TOP 勾掉即可.

8、Q：请问在allegro中,怎様画一条沒有绿漆的綫

A：同样位置再画一根sold mask的线